登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
#Verilog

有41个公开仓库匹配此标签
开源许可
MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense WTFPL Zlib
全部语言
Java JavaScript HTML CSS Python Shell C C++ PHP C# TypeScript Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab 其他 Rust PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT Verilog R Docker QML Pascal CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp Smalltalk SQL Delphi TeX/LaTeX VHDL ASP Visual Basic M Clojure Common Lisp Haskell Awk LiveScript Elixir Scheme 易语言 Julia OCaml Puppet YAML AutoHotkey Ada Pawn Standard ML D XML Arduino Logos VimL Prolog 汇编 Haxe ColdFusion Vala Crystal Scilab Coq Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Starred 最新推荐 最近更新
5033787 core kingdom 1698156443

Macro/CK_Riscv

137
简易的RISC-V五级流水线标量处理器：CK_RISCV； 支持RV32I指令集，使用Veriog编写，简单易懂； 参照公司研发环境，设计一套规范的设计与验证环境；
RISC-V
Verilog
Verilog
9个月前
12289796 wilson chen 1676527518

wilson_chen/HDLGen

51
HDLGen是一个HDL/RTL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持扩展API，支持自动Instance、自动信号生成、IPXACT、JSON、XML、模板等输入来减少手动工作、提高开发效率、降低出错几率，大大提高IP开发和SOC集成的效率
hdl
Verilog
Perl
Python
SOC
Perl
智能硬件
|
6个月前
9096373 wangxuan95 1681793107

WangXuan95/BSV_Tutorial_cn

40
一篇全面的 Bluespec SystemVerilog (BSV) 中文教程，介绍了BSV的调度、FIFO数据流、多态等高级特性，展示了BSV相比于传统Verilog开发的优势。
bluespec
bsv
Verilog
hdl
FPGA
7个月前
10948991 twelvenine 1652431103

twelvenine/hashtable-verilog

16
三种哈希表的Verilog硬件实现结构
FPGA
Verilog
CuckooHashing
Verilog
接近2年前
9421900 pan xingyu 1637505672

Jack/voskhod664

15
顺序2发射RV64G核心
RISC-V
Verilog
SoPC
Verilog
3天前
9132807 middle class free heart 1646744556

中流自在心/soc_demo

12
Cortex-M0作为CPU的SoC工程样例，用于分享和学习。
SOC
cortex-m0
Verilog
C语言
11个月前

Ryime/iSim

11
一个面向Windows的Verilog图形界面仿真工具
Verilog
EDA
GUI
1年多前
8730755 zhang yuexuan 1675956463

Zyx/ZYNQ_frame_diffren

10
毕业设计：基于ZYNQ7020 的帧差法运动目标检测
Verilog
9个月前
5646269 bei yi ning 1579746558

以凝/MIPS_CPU

7
基于MIPS32架构设计标量单核多周期五级流水处理器RoLa 项目原型：OpenMIPS
MIPS32
Verilog
Verilog
1年多前
9004876 hmount 1652626390

收拾旧河山/RISCV-CPU-Design

5
基于Verilog HDL开发的RISCV-CPU,支持miniRV-1指令集的SoC设计, 支持能处理冲突的五级流水线RISCV-CPU和数码管、LED灯等外设.
Verilog
riscv
CPU
Verilog
1年多前
9421900 pan xingyu 1637505672

Jack/tiny-soc

4
This is a tiny soc with tiny 8bit cpu
CPU
SoPC
Verilog
Verilog
2年多前

朱养宗/pyverilog

4
用python写Verilog HDL
Python
Verilog
pyverilog
2年前
12261513 startfromc 1671936172

章宏亮/MIPS_CPU

3
大二计算机组成原理课设，使用Verilog硬件描述语言实现MIPS处理器基本功能，包括MIPS单周期处理器、MIPS多周期处理器以及简单的中断设计
Verilog
mips
Verilog
7个月前
2195160 xuxiaokang 1667981588

徐晓康/Verilog功能模块

2
Verilog功能模块
Verilog
Xilinx
FPGA
Inter
Verilog
4个月前
10518735 whyima 1700566262

WHYima/pcie_xdma_ov5640

2
利用xdma ip 实现了pcie传输视频数据上传到pc，实现了qt显示视频数据
Verilog
Verilog
4个月前
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部