从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。

在FPGA上搭建Cortex-M3软核、图像协处理器，通过OV5640采集车牌图像，实现车牌的识别与结果显示。基于Altera DE1 FPGA，依据AHB-Lite总线，将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端，设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果（20张车牌）存储在RAM中，通过AHB总线由M3调用并显示识别结果。

8051软核 设计文档： https://github.com/freecores/8051/blob/master/doc/pdf/oc8051_spec.pdf

重庆大学由2017年开始实施的计算机组成原理课程改革实验内容，通过合理的梯度划分，一步一步由单独器件连接构成CPU，最后实现一个简单的MIPS五级流水CPU。

我们采用ARM Cortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov5640摄像头采集实时图像，经过检测系统的检测后，将已经框出人脸的实时图像通过HDMI输出到显示器，同时可以通过UART查看检测时间等信息，还能通过板载LED灯查看检测到的人脸数量

阿里，无剑 FPGA 开源

http://zipcpu.com/about/zipcpu.html ZipCPU是 32 位 CPU RISC，最少指令集 只有加载和存储指令可访问内存 外设都通过Wishbone总线上的内存映射 I/O进行访问。 冯诺依曼架构 流水线架构，预取/解码/读取操作数/执行/回写。算术逻辑单元 (ALU)、 内存单元、 除法和浮点协处理器都可做执行。 可配置CPU。可选择逻辑量，用 LUT换速度

<8051软核处理器设计实战> 配套代码 链接：https://pan.baidu.com/s/1un2qtgekfKg8-_vLpnGm9g?pwd=open 提取码：open

Verilog实现的16位微控制器MSP430的内核。 详细的设计文档： https://github.com/olgirard/openmsp430/tree/master/doc