登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
全部推荐项目
Apache-2.0
全部项目 MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSD-4-Clause BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 CECILL-2.1 CERN-OHL-P-2.0 CERN-OHL-S-2.0 CERN-OHL-W-2.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GFDL-1.3 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MIT-0 MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA ODbL-1.0 OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense Vim WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python Shell C C++ PHP C# TypeScript Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab 其他 Rust PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R QML Docker Pascal CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp Smalltalk SQL Delphi TeX/LaTeX VHDL ASP Visual Basic M Clojure Common Lisp Haskell Awk LiveScript Elixir Scheme Julia 易语言 OCaml Puppet YAML AutoHotkey Ada Pawn Standard ML D XML Arduino Logos VimL Prolog 汇编 Haxe ColdFusion Vala Crystal Scilab Coq Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新
5322946 liangkangnan 1578984522

liangkangnan/tinyriscv

2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Verilog
智能硬件 RISC-V 开发
|
1年前

DENGCHOW/yuheng-riscv-soc

158
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IM 指令集，支持中断，支持 RT-Thread Nano 3.1.5
Verilog
RISC-V 开发
|
11个月前
12 mirrors 1578989292

Gitee 极速下载/lowRISC

8
lowRISC 目的是开发一个完全开放的硬件平台，从处理器到开发版
Verilog
RISC-V 开发
|
3年多前
1567069 rspwfpgas 1598362756

RSPwFPGAs/miniMAC_1GE

2
Ethernet interfacing and packet processing on FPGAs, starting from a minimum functionality MAC layer design.
Verilog
智能硬件
|
6年前
今日热门
本周热门
End-ING/OpenStudyNote
3
OpenStudyNote 个人学习笔记汇总
luoboQAQ/mips
1
使用Verilog编写的单周期mipsCPU
LoongsonEdu/openLA500
3
loongarch32r openLA500 core
北京天御云安科技有限公司/FPGA实训平台
2
蜜瓜教学平台
徐晓康/Verilog功能模块
4
Verilog功能模块
Alex Forencich/corundum
4
Open source FPGA-based NIC and platform for in-network compute (source mirror)
尼德兰的喵/verilog_fifo_code
6
基于verilog语言编写的各种fifo
liycstart/verification_tb
2
verification testbench
寒辰_v/FPGA
1
FPGA工程
colfish/FPGA digital-recognition
6
使用FPGA vivido根据数字的图像特征给数字加边界，并识别数字大小
liangkangnan/tinyriscv
2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Ausar/Ausar龙芯个人赛2020一等奖作品
14
Ausar龙芯个人赛2020一等奖作品
End-ING/OpenStudyNote
3
OpenStudyNote 个人学习笔记汇总
WangXuan95/FPGA-USB-Device
20
基于FPGA的USB full-speed device端控制器，可实现USB串口、USB摄像头、USB音频、U盘、USB键盘等设备，只需要3个FPGA普通IO，而不需要额外的接口芯片。
OSCC/iEDA
142
从 Netlist 到 GDS 的开源芯片设计 EDA 平台
e的e次方/NSCSCC-2023-UESTC-LoongArch
2
2023年龙芯杯LoongArch赛道电子科技大学作品
xiaowuzxc/Sigma Delta ADC数模混合电路模型与FPGA实现
7
Σ-Δ(Sigma-Delta)ADC模型，Sigma Delta 移植来自lattice提供的方案，实现模数转换
范泽平/atom
4
1000M以太网交换机，支持多种市场化功能，与商业交换机更接近，功能更丰富
adi/FPGA模块
7
xilinx FPGA模块 1.async_fifo(异步FIFO)
orangebird/ServalCat
1
基于LoongArch32R指令集的单发射六级流水线处理器IP，龙芯杯决赛中频率达到145MHZ，可启动Linux操作系统。
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部