5322946 liangkangnan 1578984522
一个从零开始写的极简、非常易懂的RISC-V处理器核。
8241888 xiaowuzxc 1640229265
95
从零写一个16位处理器,采用自主设计的大黄鸭指令集,单周期3级流水线,8位指令双发射。配套大黄鸭汇编器,简化程序开发。目前主体设计已完成,大家的支持是我前进的动力。
Verilog
3 months ago
5069890 seddon2001 1615086002
15
This repo is GenshinCPU From NWPU(NSCSCC First Prize)
Verilog
10 months ago
8
基于zynq的VGA驱动,开发环境:Miz702开发板(兼容zedboard),vivado 2015.2 1.480*640 分辨率 2.显示静态彩色图片
Verilog
over 6 years ago
1567069 rspwfpgas 1598362756
2
Ethernet interfacing and packet processing on FPGAs, starting from a minimum functionality MAC layer design.
Verilog
over 4 years ago
0
基于zynq的HDMI驱动,开发环境:Miz702开发板(兼容zedboard),vivado 2015.2
Verilog
over 6 years ago

Search

挂件 关闭按钮