采用RISC-V 32I指令集的五级流水线cpu,basys3实现
The AX7Z035B board is suitable for PCIe, video image processing, fiber/Ethernet communication, etc.
RISC-V CPU with 5-stage pipeline, implemented in Verilog HDL.
loongarch32r openLA500 core
逐次逼近型SAR ADC使用广泛,本工程使用模拟元件与FPGA搭建SAR ADC电路模型,帮助初学者用一个实际案例来学习。
毕业设计:基于ZYNQ7020 的帧差法运动目标检测
取自路科验证V2Pro-UVM入门进阶实验lab5源码