一个从零开始写的极简、非常易懂的RISC-V处理器核。
从 Netlist 到 GDS 的开源芯片设计 EDA 平台
An FPGA-based lightweight CAN bus controller. 基于FPGA的轻量级CAN总线控制器。
基于开源QSPI-MASTER控制器,完成硬件迁移。
搭建vivado脚本仿真环境,在FPGA上进行验证。
Verilog编写的高性能整数除法器,具有参数化配置位宽、迭代加速、结果锁存等特性,带有仿真脚本
FPGA-based Field Oriented Control (FOC) for driving BLDC/PMSM motor. 基于FPGA的FOC控制器,用于驱动BLDC/PMSM电机。
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~
湖南大学电子电路课程大作业,用Verilog语言实现一个简易的CPU
牛客数字Verilog 刷题。包含源代码和使用iverilog 的仿真环境。
1. 使用Verilog实现灰度直方图均衡
2. 避免了浮点运算
3. 使用vivado和modelsim联合仿真